基础篇 (2)-白红宇

基础篇 (2)

阅读量：5890 次

发布时间：2019-06-19

本文共 7153 字，大约阅读时间需要 23 分钟。

1.1 双极型半导体

根据载流子参与导通截止工作的特性分为双极性和单极性。有电子、空穴两种载流子参与导电的称为双极性半导体，如TTL。只有一种载流子(电子或空穴)参与导电称为单极型三极管，如MOS。

1．将P型半导体和N型半导体结合起来，形成PN结。PN结是双极型半导体器件的基础。加偏置电压后PN结内部存在着多子扩散运动和少于漂移运动。PN结正向偏置时多子扩散运动的规模超过了少子漂移运动，因此形成丁较大的正向电流；当PN结反向偏置时少子漂移运动形成反向电流。由于少子的数目少，所以反向电流很小。PN结具有单向导电特性。但是击穿后,会产生较大的电流,反向击穿分为奇纳击穿和雪崩击穿

2．二极管由P型和N型半导体组成，分为硅管和储管两种类型。硅管的导通电压约为0.5V，管子导通后管压降约为0.6~0.8V；锗管的导通电压为0.1V，管子导通后管压降约为0.1~0.3V。

二极管在模拟电路中常作为整流元件或非线性元件使用：在数字电路中，常作为开关元件使用。半导体二极管的主要应用领域有钳位、限幅和整流等。二极管是非线性电子器件，其特性用伏安特性曲线表示。

3．三极管

顾名思义，三极管是有三个电极的半导体器件。因工作原理不同，三极管可分为双极型三极管和单极型三极管。双极型三极管有电子、空穴两种载流子参与导电，单极型三极管只有一种载流子(电子或空穴)参与导电。单极型三极管又称场效应晶体管，

1.2 双极型三极管－TTL

双极型三极管是一种电流控制器件，用基极电流控制集电极电流，即三极管具有电流放大作用。先说双极型三极管一一简称三极管或晶体管。具体工作描述（见批注，主要是考虑写下来太繁琐）

晶体三极管是一种电流控制电流源型器件，其输出特性曲线分为截止区、放大区和饱和区。 NPN型硅管，当ube<0.5V时，管子截上，即Ib=0，Ic=0；当UBE≈0.7V且uCE=UCES=0.3V时(UC<UB)或iB=IBS>ICS/β=(Uc-Uces)/(RC·β),管子处于饱和状态,当uBE≈0.7V 且uCE>UCES=0.3V时(Uc>UB)或iB<IBS，管子处于放大状态，且iC=βiB。管子的放大区多应用于模拟电路，截止区及饱和区多应于数字电路

1.3 单极性三极管－场效应晶体管

场效应管（英缩写FET）是电压控制器件，它由输入电压来控制输出电流的变化。它具有输入阻抗高噪声低，动态范围大，温度系数低等优点，因而广泛应用于各种电子线路中。场效应管有结型和绝缘栅两种结构（注意两种图形的画法），每种结构又有N沟道和P沟道两种导电沟道

1.3.1 结型场效应管（JFET）

结构原理它的结构及符号见图。

在N型硅棒两端引出漏极D和源极S两个电极，又在硅棒的两侧各做一个P区，形成两个PN结。在P区引出电极并连接起来，称为栅极G。这样就构成了N型沟道的场效应管。由于PN结中的载流子已经耗尽，故PN基本上是不导电的，形成了所谓耗尽区，从图1中可见，当漏极电源电压ED一定时，如果栅极电压越负，PN结交界面所形成的耗尽区就越厚，则漏、源极之间导电的沟道越窄，漏极电流ID就愈小；反之，如果栅极电压没有那么负，则沟道变宽，ID变大，所以用栅极电压EG可以控制漏极电流ID的变化，就是说，场效应管是电压控制元件。

1.3.2 绝缘栅场效应管

它是由金属、氧化物和半导体所组成，所以又称为金属－氧化物－半导体场效应管，简称MOS场效应管。MOSFET漏源之间的电流通过一个沟道（CHANNEL）上的栅（GATE）来控制。

注： MOSFET的原意MOS代表金属（METAL）－氧化物（OXIDE）－半导体（SEMICONDUCTOR），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）。FET （FIELD EFFECT TRANSISTOR 场效应晶体管）的名字也由此而来。然而现在FET中的栅极并不是金属做的，而是用多晶硅（POLY）来做栅极

1.3.3 增强N型MOS管

1.3.3.1 结构与符号

下图是N沟道增强型MOS管的结构示意图和符号。它是在一块P型硅衬底上，扩散两个高浓度掺杂的N+区，在两个N+区之间的硅表面上制作一层很薄的二氧化硅绝缘层，然后在和两个N型区表面上分别引出三个电极，称为源极s、栅极g和漏极d。

在其图形符号中，箭头表示漏极电流的实际方向。

1.3.3.2 工作原理

图Z0125中衬底为P型半导体，在它的上面是一层SiO2薄膜、在SiO2薄膜上盖一层金属铝，如果在金属铝层和半导体之间加电压UGS，则金属铝与半导体之间产生一个垂直于半导体表面的电场，在这一电场作用下，P型硅表面的多数载流子-空穴受到排斥，使硅片表面产生一层缺乏载流子的薄层。同时在电场作用下，P型半导体中的少数载流子-电子被吸引到半导体的表面，并被空穴所俘获而形成负离子，组成不可移动的空间电荷层（称耗尽层又叫受主离子层）UGS愈大，电场排斥硅表面层中的空穴愈多，则耗尽层愈宽，且UGS愈大，电场愈强；当UGS增大到某一栅源电压值VT（叫临界电压或开启电压）时，则电场在排斥半导体表面层的多数载流子-空穴形成耗尽层之后，就会吸引少数载流子-电子，继而在表面层内形成电子的积累，从而使原来为空穴占多数的P型半导体表面形成了N型薄层。由于与P型衬底的导电类型相反，故称为反型层。在反型层下才是负离子组成的耗尽层。这一N型电子层，把原来被PN结高阻层隔开的源区和漏区连接起来，形成导电沟道。用图Z0126所示电路来分析栅源电压UGS控制导电沟道宽窄，改变漏极电流ID

的关系：当UGS＝0时，因没有电场作用，不能形成导电沟道，这时虽然漏源间外接有ED电源，但由于漏源间被P型衬底所隔开，漏源之间存在两个PN结，因此只能流过很小的反向电流，ID≈0；当UGS＞0并逐渐增加到VT时，反型层开始形成，漏源之间被N沟道连成一体。这时在正的漏源电压UDS作用下；N沟道内的多子（电子）产生漂移运动，从源极流向漏极，形成漏极电流ID。显然，UGS愈高，电场愈强，表面感应出的电子愈多，N型沟道愈宽沟道电阻愈小，I愈大。

3．输出特性曲线;N沟道增强型MOS管输出特性曲线如图Z0127所示，它是UGS为不同定值时，ID与UDS之间关系的一簇曲线。由图可见，各条曲线变化规律基本相同。现以UGS＝5V一条曲线为例来进行分析。设

UGS＞VT，导电沟道已形成。当UDS= 0时，沟道里没有电子的定向运动，ID=0；当UDS＞0且较小时，沟道基本保持原状，表现出一定电阻

以一块P型薄硅片作为衬底，在它上面扩散两个高杂质的N型区，作为源极S和漏极D。在硅片表覆盖一层绝缘物(SiO2)，然后再用金属铝（现在为多晶硅poly）引出一个电极G（栅极）由于栅极与其它电极绝缘，所以称为绝缘栅场效应管。当栅极电压改变时，沟道内被感应的电荷量也改变，导电沟道的宽窄也随之而变，因而漏极电流ID随着栅极电压的变化而变化。

场效应管的式作方式有两种：耗散型和增强型。当栅压为零时有较大漏极电流的称为耗散型；当栅压为零，漏极电流也为零，必须再加一定的栅压之后才有漏极电流的称为增强型。

上图所示的是耗散型，在制造管子时，通过工艺使绝缘层中出现大量正离子，故在交界面的另一侧能感应出较多的负电荷，这些负电荷把高渗杂质的N区接通，形成了导电沟道，即使在VGS=0时也有较大的漏极电流ID。

（2）特性曲线

* 转移特性（栅压----漏流特性）

图（a）给出了N沟道耗尽型绝缘栅场效应管的转移行性曲线，图中Vp为夹断电压（栅源截止电压）；IDSS为饱和漏电流。图（b）给出了N沟道增强型绝缘栅场效管的转移特性曲线，图中Vr为开启电压，当栅极电压超过VT时，漏极电流才开始显著增加。

* 漏极特性（输出特性）

图（a）给出了N沟道耗尽型绝缘栅场效应管的输出特性曲线。

图 (b )为N沟道增强型绝缘栅场效应管的输出特性曲线。

(3)场效应管的主要参数

1、夹断电压VP

当VDS为某一固定数值，使IDS等于某一微小电流时，栅极上所加的偏压VGS就是夹断电压VP。

2、饱和漏电流IDSS

在源、栅极短路条件下，漏源间所加的电压大于VP时的漏极电流称为IDSS。

3、击穿电压BVDS

表示漏、源极间所能承受的最大电压，即漏极饱和电流开始上升进入击穿区时对应的VDS。

4、直流输入电阻RGS

在一定的栅源电压下，栅、源之间的直流电阻，这一特性有以流过栅极的电流来表示，

结型场效应管的RGS可达1000000000欧而绝缘栅场效应管的RGS可超过10000000000000欧。

5、低频跨导gm

漏极电流的微变量与引起这个变化的栅源电压微数变量之比，称为跨导，即

gm= △ID/△VGS

它是衡量场效应管栅源电压对漏极电流控制能力的一个参数，也是衡量放大作用的重要参数，

此参灵敏常以栅源电压变化1伏时，漏极相应变化多少微安（μA/V）或毫安（mA/V）来表示

1.4 TTL和FET的对比小节

三极管

TTL

FET

的取名transistor and transistor logic，是一种典型的双极性晶体管

场效应管 Field effective transistor

分为结型FET和绝缘栅型FET（也称MOS）

双极型三极管

有电子、空穴两种载流子参与导电

单极型三极管

只有一种载流子(电子或空穴)参与导电。

PN结是双极型半导体器件的基础

NPN和PNP

MOS中P管和N管，是对沟道而言。N沟道意思指得是G和S之间导通的沟道是N型，所以对应的衬底是P型。 P沟道的衬底是N型

工作原理

电流驱动

电压控制

存在截止，饱和，放大

？

对于TTL和CMOS都存在，截止、饱和、放大的工作区（好像CMOS没有饱和区？）。数字电路的设计正是利用了晶体管的截止和放大区。但是正因为存在放大区，才出现了数字电路中的同步设计中需要注意的建立保持时间。

功耗

其实在超高速频率下，CMOS比TTL要使用更多的功率（？），但是现在的应用暂时没有到这个速度（即输出转换频率的极限）。比如说CMOS的动态功耗。

分为动态功耗和静态功耗

动态功耗：

P=C*V*V*f

使用场所

需要大的驱动电流的场合

（比如采用射随器等）

适合大功率，如音响，电力

??对吗，还有其它吗

与电流控制的双极型晶体三极管不同，场效应晶体管是一种电压控制的单极型半导体器件。

它不但具有一般三极管体积小、重量轻、耗电省、寿命长等优点，而且还具有输入阻抗高、噪声低、热稳定性好、抗辐射能力强等优于普通三极管的特点，因此被广泛地应用于各种电子线路中。场效应晶体管按其结构不同可分为结型和绝缘栅型两类。

其中，绝缘栅型场效应晶体管（即MOS）在制作上比较简单，目前已大量用于制造集成电路.

在大功率中以前，但是由于CMOS的工艺不断增强，大功率的MOS管越来越被实现。其使用越来越灵活。比如ultraMos

对于高速设计，原来采用基于双极型电路的砷化钾(工艺，现在CMOS的高速设计能力也得到很到的提高,但是对于超高速大功率

对于高电压的设计，以前采用TTL，现在CMOS也能完成，这样模拟电路都能集中到

1.5 CMOS

由于半导体具有可控开关的作用（比如三极管，根本则在于掺杂的半导体其电阻变化很大.）。目前使用的数字路最常用的是TTL系列和CMOS系列。在两种不同系列的门电路中，他们虽具有相同的逻辑功能而两者的结构、制造工艺却不同，其外形尺寸、性能指标也有所差别。

1.5.1 晶体管历史

20世纪30年代贝尔实验室开发的第一部电控逻辑电路是基于继电器逻辑的

20世纪40年代首部电子数字计算机（Eniac）是基于真空管的逻辑电路

20世纪50年代末期发明的半导体二极管（semiconductor diode）和双极结型晶体管

20世纪60年代发明了IC，还出现了集成电路逻辑系列

最成功的双极型逻辑系列（bipolar logic family）属于TTL(transitor－transistor logic，晶体管－晶体管逻辑)。但是20世纪90年代，TTL基本被CMOS替代，其实在双极型晶体管前10年出现了MOSFET，但是由于MOS制造工艺困难，且速度仍然差很多的缺点，所以没有替换TTL。但是到80年代出现了CMOS电路(complementary MOS) ，现在数字电路的基础就是CMOS电路。当然TTL也能实现数字，但是基本让位于CMOS，当然对于大功率超高速的设计，TTL的应用还是占用优势的（GaAS）。

1.5.2 CMOS结构

CMOS, 采用PMOS和NMOS，增强型NMOS在栅极高电压时导通，而PMOS（增强？耗尽？）在栅极电压为低时导通。这样类似TTL图腾柱（推挽电路）可以提高驱动力，降低功耗。

其结构如下图：

如图所示，另外虽然对于PMOS管，Vdd接在S极，这个Vdd的取名来自于MOS管应用的时候漏极接电源，就是指电源。

1.5.3 CMOS的优势

主要是相对于单个MOS电路以及TTL而言,CMOS逻辑电路具有优点:

*.隔离栅结构使CMOS期间的输入电阻极大,从而使CMOS期间驱动同类逻辑门的能力比其他系列强得多

*.逻辑摆幅大,使电路抗干扰能力强

*.静态功耗低

*.工艺上的密度比TTL高

*允许的电源电压范围宽,方便电源电路的设计

补充：“与非”与“或非”，“与或非”：摘自《数字设计原理与实践》

CMOS与非门和或非们具有不同的性能。对于相同的硅面积，n沟道晶体管的“导通”电阻要比p沟道晶体管的要低。所以，当晶体管串联时，k个n沟道晶体管的“导通”电阻比k个p沟道晶体管的“导通”电阻要低。所以，k输入的与非们通常比k输入的或非门速度更快，因而更受欢迎。

当然“与或非”门虽然实现两级逻辑，但延迟和“与非们”一个级别，所以很受欢迎

1.5.4 MOS管应用

CMOS与非门电路,建议对于这种电路自己画画，更好地理解其工作原理掌握MOS管的基本画法

工作原理

A、 B同为高电平时T1 、T2截止， T3 、T4导通，L为低电平，符合与非逻辑关系。反之亦然。

思路来源： /(A.B) = /A + /B 相与则采用并联方式，相或采用串联方式

注意：两个N管的衬底接地

CMOS或非门

1.5.5 小节

掌握P管和N管画法

反相器/与非们/或非门的MOS门电路，要求能够画出来，以及每个门电路对应多少个MOS管。这是个概念，从而可以确定一个D触发器含有多少个MOS管。

同时因为在IC版图设计中，对于用户定制的IC设计，不再放MOS管，而是放CELL；（当然对于存储器，通用处理器等专用用量很大的IC，仍然是电路一级）。一个cell就是一个门电路，可以是反相器，也可以是与非门，其实就是综合后的网表文件中的基本元件。这样对于综合后的.v文件（以门电路来描述）就能直接导入到版图设计的EDA工具。